当前时区 GMT+8, 现在时间是 2008-9-7 08:27 游客: 注册 登录 仅登录论坛 | 搜索 帮助

中国Linux公社论坛 » easyright计算机研究所 » 问一问CPU设计中的频率\晶体管数量等问题

 
打印 | 推荐 | 订阅 | 收藏
标题: 问一问CPU设计中的频率\晶体管数量等问题
Tenyears.zh
新手上路
Rank: 1



UID 209054
精华 0
积分 5
帖子 2
阅读权限 10
注册 2005-12-30
状态 离线
#1
发表于 2006-1-1 14:13  资料  短消息  加为好友 
问一问CPU设计中的频率\晶体管数量等问题

我是外行,对这些问题很感兴趣
现在一个晶体管一般是亚THz,而cpu是GHz.CPU的频率由晶体管时延+互联时延决定.这个晶体管时延一般是多少个晶体管?或者说,CPU的一个时钟周期一般开关了多少个晶体管?
一个加法电路需要多少个晶体管?64位/32位的加法电路区别在哪?
谢谢.

顶部
 

 


Powered by Discuz! 5.5.0  © 2001-2007 Comsenz Inc.
TOP

清除 Cookies - 联系我们 - 中国Linux公社 - WAP